晶圆级封装制造流程
晶圆级封装(WLP，Wafer Level Package) 是指直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。WLP封装具有较小封装尺寸(CSP)与较佳电性表现的优势，目前多用于低脚数消费性IC的封装应用(轻薄短小)。尽管技术上优于传统工艺，但要大规模发展仍面临以下几点挑战。
1.组件缩小化
伴随制程微缩的组件缩小化(footprintchange)，对WL-CSP的设计造成挑战，特别是Fan-in型态的WL-CSP的Ball diameter与ball pitch的技术难度提升，甚至造成封装良率的提升瓶颈，进而导致成本上升，此议题必须妥善因应，否则WLP的应用将局限于小尺寸与低脚数组件，市场规模也将受限。
2.价格
WLP必须与传统封装如TSOP接近甚至更低，而其设计架构、使用材料与制造流程将对最终生产良率扮演最重要的价格因素，更是WLP封测厂商能否成功的关键要素。
3.可靠度
晶粒与基板之间的thermalmismatch随尺次越大越加严重，其所造成的solder ball fatigue(锡铅球热疲劳)导致WLP 输出脚数多局限于输出脚数小于60的产品，而随着半导体组件输出信号脚数的增加，加强bumping 连结强度的重要性日趋提高。
4.测试方法(Wafer level testing and burn-in)
KGD(Known Good Die)的价格必须与TSOP相近，而WLP对于高密度接触点与接触点共平面性/压力的要求相当严格，成本不易压低。而WLP相关治具套件的开发与规模经济成为WLP cost-down以及市场成长的重要关键，毕竟最终价格效能(C/P ratio)还是封装型态选择的关键要素。